LD赞同了该回答 2023-10-21 00:27

绿色框是源端，输出的是差分信号，16.67KHz下测得阻抗是43.048-j*11.242Ω，如果想设计差分形式的阻抗匹配电路匹配到后级50Ω（红框）这个应该怎样仿真啊

LD回答了该问题 2023-10-20 18:49

绿色框是源端，输出的是差分信号，16.67KHz下测得阻抗是43.048-j*11.242Ω，如果想设计差分形式的阻抗匹配电路匹配到后级50Ω（红框）这个应该怎样仿真啊

LD对该回答进行了追问 2023-10-09 23:28

在LNA与功放MMIC设计中，偏置电路集成在MMIC里面时，栅极和漏极的射频扼流圈电感一般需要的值比较大，在PDK中可能不满足，选大了自谐振频率不满足，选小了有射频信号泄露，这个时候一般如何处理呢？还有射频扼流圈的自谐振频率取值多少呢，电感值一般取值多少合适呢？是以扼流圈接入点的阻抗为参考的吗？

LD提出了问题 2023-10-09 10:48

在LNA与功放MMIC设计中，偏置电路集成在MMIC里面时，栅极和漏极的射频扼流圈电感一般需要的值比较大，在PDK中可能不满足，选大了自谐振频率不满足，选小了有射频信号泄露，这个时候一般如何处理呢？还有射频扼流圈的自谐振频率取值多少呢，电感值一般取值多少合适呢？是以扼流圈接入点的阻抗为参考的吗？

LD回答了该问题 2023-06-20 08:42

请问一下各位大佬，我用hfss和ads联合仿真的办法设计传输线，打板回来实测和仿真相差甚远，板材fr4，频率1.8-2G。想问一下，这其中存在的问题。谢谢

LD回答了该问题 2022-11-17 21:28

最近仿真一个两级放大器，用的是两个内部做好匹配的芯片。两级放大器，总共有三段射频走线，把射频走线剪切到ADS做EM仿真。用了两种方式，一种是把三段射频在三个layout页面里分别仿真，仿真完成后，将仿真结果配合两个放大器芯片的s参数做co-simu仿真;另一种是三段走线一块仿真;按说这两种仿真得到的结果应该差别不大，但是差别很大，其中第二种仿真后有明显自激。有没有大佬解释一下