关注
私信
这个人很懒，暂无签名信息
0
选择PLL频率合成器时，这些关键性能参数必须考虑
利用频率合成器，你可以产生单一参考频率的各种不同倍数的输出频率。其主要应用是为RF信号 的上变频和下变频产生本振（LO）信号。 频率合成器在锁相环（PLL）中工作，其中鉴频鉴相器（PFD）将反馈频率与基准频率的某一分频形式相比较（如下图）。PFD的输出电流脉冲经过滤波和积分，产生一个电压。此电压驱动一个外部电压控制振荡器（VCO）提高或降低输出频率，从而驱动PFD的平均输出接近零。 锁相坏...
0
精密ADC用滤波器设计的实际挑战和考虑
简介 精密模数转换器应用广泛，如仪器仪表和测量、电力线继电保护、过程控制、电机控制等。目前，SAR 型ADC 的分辨率可达18 位甚至更高，采样速率为数MSPS；Σ-Δ 型ADC 的分辨率则达到24 位甚至32 位，采样速率为数百kSPS。为了充分利用高性能ADC 而不限制其能力，用户在降低信号链噪声方面（例如实现滤波器）面临的困难越来越多。 本文讨论在ADC 信号链中实现模拟和数字滤波器以便...
0
宽带频率合成器件的相位校准和控制
简介 顾名思义，锁相环(PLL)使用鉴相器比较反馈信号与参考信号，将两个信号的相位锁定在一起。虽然这种特性有许多用武之地，但是PLL如今最常用于频率合成，通常充当上变频器/下变频器中的本振(LO)，或者充当高速模数转换器(ADC)或数模转换器(DAC)的时钟。 直到最近，我们很少注意这些电路中的相位行为。但随着对效率、带宽和性能的需求日益增长，RF工程师必须推出新技术来提高频谱和功率效率。信号...
0
PLL锁定时间从4.5ms缩短到360μs？手动方法值得get！
你知道吗？ 利用手动频段选择，锁定时间可从典型值4.5 ms 缩短到典型值360 μs。 本文以高度集成的解调器和频率合成器ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。 First，PLL 锁定 PLL 锁定过程包括两个步骤： 1、通过内部环路自动选择频段（粗调）。在寄存器配期间，PLL 首先根据内部环路进行切换和配置。随后由一个算法驱动PLL 找到正确的VCO...
0
利用噪声频谱密度评估软件定义系统中的ADC
不断丰富的高速和极高速ADC以及数字处理产品正使过采样成为宽带和射频系统的实用架构方法。半导体技术进步为提升速度以及降低成本做出了诸多贡献（比如价格、功耗和电路板面积），让系统设计人员得以探索转换和处理信号的各种方法--无论使用具有平坦噪声频谱密度的宽带转换器，或是使用在目标频段内具有高动态范围的带限Σ-Δ型转换器。这些技术改变了设计工程师对信号处理的认识，以及他们定义产品规格的方式。 噪声频谱...
